Convertor de Cod pentru Conversia Codului Binar Zecimal Ponderat 5421 în Codul Binar Zecimal Neponderat

Sa se proiecteze un convertor de cod pentru conversia codului binar zecimal ponderat 5421 în codul binar zecimal neponderat „2 din 5” (logică combinaţională). Proiectul va cuprinde următoarele puncte:

a) Să se exprime funcţiile logice asociate circuitului combinaţional cu FCD (forma canonică disjunctivă), FCC (forma canonică conjunctivă) tabel de adevăr şi diagrame Karnaugh.

b) Să se obţină formele minime disjunctive şi conjunctive pentru funcţiile logice asociate convertorului de cod, (utilizând combinaţiile indiferente) prin metoda diagramelor Karnaugh; de asemenea se vor obţine formele minime disjunctive pentru două funcţii logice de ieşire f3,f4 şi prin metoda Quine-McCluskey.

c) Să se implementeze fiecare funcţie, independent, numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologia TTL).

d) Să se implementeze ansamblul funcţiilor logice numai cu porţi logice ŞI-NU (porţile logice sunt realizate în tehnologia TTL).

e) Să se implementeze ansamblul funcţiilor logice în următoarea variantă: primele două funcţii logice de ieşire cu porţi logice SAU-NU, realizate în tehnologia CMOS, iar următoarele trei cu porţi logice SI-NU, realizate în tehnologia TTL.

f) Să se implementeze ansamblul funcţiilor logice cu MUX-uri de 8 respectiv 16 căi (circuitele sunt realizate în tehnologia CMOS).

g) Să se implementeze ansamblul funcţiilor logice cu DMUX-uri de 8 respectiv 16 căi şi porţi logice ŞI-NU în prima variantă, respectiv ŞI în a doua variantă (toate circuitele sunt realizate în tehnologia TTL).

h) Să se calculeze timpii de propagare „intrare-ieşire”, pentru toate schemele logice obţinute.

i) Să se calculeze puterile disipate pentru toate schemele logice obţinute.

j) Să se compare soluţiile de implementare obţinute.

k) Se va face analiza, prin simulare, a tuturor schemelor logice obţinute utilizându-se pachetul de programe OrCAD.

Pe schemele logice obţinute se vor specifica tipul şi gradul de utilizare al fiecărui circuit integrat

Introducere

Un circuit logic combinațional este un circuit de comutare combinațională ce se caracterizează prin faptul că la un moment dat starea ieșirilor circuitului depinde doar de starea intrarilor sale. Legătura dintre starea ieșirilor și starea intrărilor este dată și în acest caz de funcția de transfer a circuitului.

Schema bloc generală (modelul general) al unui CLC reprezentat printr-o rețea de comutare sau schema logică este următorul:

f5

Codul 5421 are caracteristic faptul cifrele 5 ÷ 9 se deosebesc de cifrele 0 ÷ 4 numai prin primul bit.

Codul 2 din 5 se utilizează pentru reprezentarea numerelor zecimale printr-un grup de 5 biti.Denumirea derivă din faptul că fiecare cifra zecimală codificată in binar conține doi biti de 1 din cei 5 biti. Este un cod pseudoponderat deoarece pentru cifrele zecimale se pot asocia biţilor din secvenţă ponderile 74210; în schimb secvenţa asociată cifrei zero nu mai respectă această regulă a ponderilor.

Această proprietate oferă un criteriu de depistare a erorilor sau, altfel spus creează posibilitatea controlului asupra transmisiei informaţiei codificate în acest mod.

a) Pentru a putea scrie o funcţie sub una din formele ei canonice, trebuie cunoscut tabelul de adevăr. În tabelul de adevăr se trec toate combinaţiile liniare ale variabilelor de intrare.

Tabel de adevăr :

Cod 5421 Cod 2 din 5

Cifra X1 X2 X3 X4 f1 f2 f3 f4 f5

0 0 0 0 0 0 0 0 1 1

1 0 0 0 1 0 0 1 0 1

2 0 0 1 0 0 0 1 1 0

3 0 0 1 1 0 1 0 0 1

4 0 1 0 0 0 1 0 1 0

8 1 0 0 0 0 1 1 0 0

9 1 0 0 1 1 0 0 0 1

10 1 0 1 0 1 0 0 1 0

11 1 0 1 1 1 0 1 0 0

12 1 1 0 0 1 1 0 0 0

D=*=5,6,7,13,14,15 –combinații indiferente

Pentru a obţine din tabelul de adevăr forma canonică conjunctivă, se iau în considerare combinaţiile pentru catre funcţia are valoarea 0, iar pentru forma canonică disjunctivă, se iau în considerare combinaţiile pentru care funcţia are valoarea 1.