Analiza și Sinteza Circuitelor Numerice

Proiectarea automatelor. Un mod performant de implementare a automatelor presupune utilizarea registrelor de JK-uri. Trecerea de la un automat definit pe registre (realizate cu bistabili de tip D) la unul ce foloseşte JK-uri se face utilizând tabele de tranziţie. Un astfel de tabel este urmǎtorul:

Q Q+ J K

0 0 0 x

0 1 1 x

1 0 x 1

1 1 x 0

Aplicaţie. Sǎ se proiecteze un automat având tranziţiile definite de diagrama de mai jos:

a. cu bistabili D;

b. cu bistabili JK.

1.2 Noţiuni generale

Circuitele basculante bistabile (CBB) sunt circuite logice secvenţiale cu 2 stări stabile (distincte), tranziţia între cele 2 stări făcându-se odată cu aplicarea unor semnale de comandă din exterior. Ele sunt circuite cu memorie, ceea ce înseamnă că, examinând ieşirile, se poate deduce ultima comandă aplicată la intrare. Aplicaţiile acestor circuite sunt multiple, ele stând la baza tuturor circuitelor logice secvenţiale: numărătoare, registre, memorii RAM, etc.

Există 4 tipuri de circuite basculante bistabile:

- R-S

- J-K

- D

- T.

1.2.1 CBB de tip R-S

Acest tip de CBB are 2 intrări de comandă notate S (Set) şi R (Reset) şi 2 ieşiri Q şi Q complementare. Intrarea S foloseşte pentru înscrierea informaţiei în circuit (prin convenţie informaţia înseamnă 1), iar intrarea R este destinată ştergerii informaţiei din circuit. Aplicând 1 logic pe una din cele 2 intrări efectul va fi cel descris mai sus.

Tabelul de adevăr al unui astfel de circuit este următorul:

tn

Rn Sn Qn Qn+1

0 0 0 0 Qn+1= Qn

0 0 1 1 Qn+1= Qn

0 1 0 1 Qn+1=1

0 1 1 1 Qn+1=1

1 0 0 0 Qn+1=0

1 0 1 0 Qn+1=0

1 1 0 ?

1 1 1 ?

Funcţionarea circuitului, conform tabelului alăturat este următoarea:

- dacă intrările de comandă sunt inactive (Rn=Sn=0) starea circuitului nu se schimbă (Qn+1=Qn), caz în care se spune că circuitul îşi păstrează starea.

- dacă intrarea S este activă (Sn=1, Rn=0) informaţia se înscrie în circuit (Qn+1=1) indiferent de starea anterioară a circuitului.

- dacă intrarea R este activă (Sn=0, Rn=1) informaţia se şterge din circuit (Qn+1=0) indiferent de starea anterioară a circuitului.

- cazul Rn=Sn=1 nu are sens, deoarece nu este logic să scrii şi să ştergi informaţia simultan. Condiţia de bună funcţionare a circuitului este

În cele de mai sus tn este momentul actual, iar Rn, Sn, Qn sunt intrările şi ieşirea la momentul actual, iar tn+1 este momentul următor, Qn+1 este ieşirea la momentul următor. Sinteza circuitului se face considerând Qn+1 semnal de ieşire. Diagramele Karnaugh pentru cele 2 ieşiri sunt următoarele:

Pentru a realiza sinteza cu porţi ŞI-NU relaţiile pot fi prelucrate utilizând th. lui de Morgan.