Circuite TTL

1. Introducere.Clasificare

O poarta este circuit care indeplineste o functie logica.Principalii parametri ai unei porti sunt: timpul de (intarziere la) propagare al infrmatiei logice de la intrare catre iesire, tpd, puterea medie consumata de poarta , Pa si produsul primilor doi parametrii numit factor de calitate , Pq .Acest ultim parametru este un factor de merit al familiilor de circuite integrate digitale.

Tabelul 1 prezinta o situtie comparativa din punctul de vedere al acestor trei parametri pentru familiile de circuite logice existente.Circuitele logice integrate au ca baza de fabricatie siliciul si tehnologia planara a acestuia si se impart in principal in doua mari grupe:

-circuite bipolare, caracterizate prin frecventa mare de lucru si printr-o densitate a componentelor pe unitatea de suprafata a pastilei (cipului) de siliciu mai mica;

Fig. 1

-circuite unipolare (MOS) care au o densitate mai mare (cu l ÷ 2 ordine de marime) si sînt mai lente decît circuitele bipolare. în tabelul 1 se prezinta si circuitele logice care nu au echivalent în variante cu componente discrete.

în acest capitol se vor studia pe rînd familiile de circuite logice ale caror principali parametri au fost prezentati în tabelul 1.

2. Circuite in tehnologie bipolara

Poarta fundamentala cu ajutorul careia se poate genera orice functielogica este în aceasta familie poarta SI-NU (NAND), prezentata în va-rianta cu doua intrari în fig. 2 , a. Un circuit integrat de tip CDB400 contine patru asemenea porti SI-NU cu cîte doua intrari fiecare. Circuitul din fig. 2 ,a reprezinta o varianta evoluata si în forma integrata a portii DTL (Diode Transistor Logic = Logica Dioda — Transistor) care, din cauza unor dezavantaje specifice legate de viteza de operare, nu are perspective de dezvoltare. Functia logica este realizata cu ajutorul tranzistorului multiemitor T1. Tranzistorul T2 îndeplineste functia de comanda în contratimp (totem pole) a etajului de iesire realizat cu tranzistoarele T3 si T4 si cu dioda D.

Circuitele TTL dau fronturi mici (cîteva nanosecunde) din cauza carorapot aparea oscilatii parazite chiar daca firele de legatura între porti sîntscurte. Oscilatiile apar deoarece aceste conexiuni se comporta ca linii de transmisie si sînt încarcate pe sarcini neadaptate. Astfel, de exemplu, frontul posterior (tranzitia "1"—"0" la iesire) al portii care comanda, poate genera salturi negative mai mari de 2 V la intrarea portilor comandate. Daca celelalte intrari ale portii comandate se afla la +VCc atunci jonctiunea emitor-baza corespunzatoare se poate strapunge atragînd dupa sine un consum suplimentar decurent si generarea zgomotului. Ca remediu se folosesc diode de limitare pe intrari (D1 D2) care mai întîi limiteaza saltul negativ al tensiunii la ( - 0,7÷ -1,5)V si apoi absorb suficienta energie din semnalul aplicat la intrare împiedicînd aparitia supracresterilor pozitive ce ar putea readuce iesirea portii ce comanda „1”.

Pentru a arata ca circuitul din fig. 2 îndeplineste functia logica SI-NU,presupunem mai întîi ca toate intrarile se afla la un potential corespunzator

Fig 2

valorii minime asociate nivelului logic "1" la intrare (2 V). în aceste conditi jonctiunile EB ale tranzistorului de la intrare sînt polarizate invers si tranzistorul T1 lucreaza în regiunea activa inversa. Tranzistorul T1 este proiectat sa aiba un (²I < 0,02. Astfel, curentul de baza al tranzistorului T2 este asigurat în proportie de cel putin 98% de curentul prin R1 de la Vcc. în fig. 2 se prezinta potentialele în punctele caracteristice ale circuitului în presupunerea simplificatoare ca tensiunea pe o jonctiune pn polarizata direct este VBE = VD = 0,7 V. Circuitul este astfel proiectat ca atunci cînd T1 conduce invers T2 sa fie saturat si, datorita tensiunii create de curentul sau de emitor pe rezistenta R3, tranzistorul T3 sa înceapa sa conduca, urmînd sa intre în saturatie datorita valorii corespunzatoare a curentului sau de baza. Saturarea simultana a tranzistoarelor T3 si T4 trebuie evitata deoarece nivelele logice se altereazasi circuitu se poate deteriora (la iesire, sursei Vcc i se ofera o rezistenta de 130 &, + rezistenta mica de iesire a tranzistoarelor T3 si T4, de cîteva zeci de ohmi fiecare). Introducerea diodei D (un tranzistor integrat legat ca dioda) împiedica intrarea în conductie a tranzistorului T4 cînd T3 este saturat deoarece potentialul punctului M nu este suficient pentru deschiderea tranzistorului T4 si a diodei D. Astfel, VM care este egal cu Vce satT2, + VBE satT3, este mai mic decît VBE satT4 + VD + VCE satT3, cît ar fi nevoie daca T4 ar conduce la saturatie.