Extras din laborator
LABORATOR 1
INTRODUCERE ÎN MEDIUL INTEGRAT XILINX ISE. PROIECTAREA UNUI
SUMATOR PE UN BIT
INTRODUCERE
Softwarele CAD (Computer Aided Design) de proiectare cu circuite logice programabile (FPGA)
permit în prima etapă alegerea unei metode de descriere a proiectului: captură schematică,
descriere VHDL sau diagrame de stare, în următoarea etapă se poate face o simulare funcţională
în urma operaţiei de sinteză şi de timp în urma operaţiei de translatare. În cele din urmă, dacă
specificaţiile de bază sunt întrunite se poate face implementarea şi testarea proiectului în
hardware, vezi diagramele de mai jos.
Diagrama I
Diagrama II
2
SCOPUL LUCRĂRII
ISE – Integrated Software Environment – este un mediu integrat care permite descrierea şi
implementarea unei multitudini de blocuri logice. Implementarea se face cu FPGA Spartan sau
Virtex sau cu CPLD-uri din seria 9500. Circuitele integrate de tip FPGA sau CPLD sunt, de
asemenea fabricate de compania Xilinx. La nivel didactic, pentru testarea corectitudinii blocurilor
logice proiectate, dispunem de o placa de test D2SB, figura 1, produsă de firma Digilent, bazată
pe modulul FPGA de tip Spartan II cu codul XC2S200E.
Pentru a putea exploata mai eficient resursele plăcii D2SB la aceatsa se conectea ctează
placa cu circuite periferice DIO4, figura 2. Placa DIO4 este produsă de firma Digilent şi conţine
majoritatea dispozitivelor de intrare/ieşire date prezente în orice sistem digital. Placa de
dezvoltare este dotată cu comutatoare, taste, LED-uri şi afişoare 7 segmente cu LED-uri.
Figura 1. Modulul de dezvoltare D2SB
Figura 2. Placa cu dispozitive de intrare/ieşire DIO4
3
Scopul lucrării constă în implementarea unui sumator elementar descrisin VHDL, pentru
familiarizarea studenţilor cu proiectele de tip HDL.
Desfăşurarea lucrării
Pasul 1: Crearea proiectului.
Se lansează în execuţie ISE prin intermediul icoanei .
Se creează un nou proiect,
cu următoarele specificaţii:
Figura 3
4
ISE creează câte un folder pentru fiecare proiect.
Preview document
Conținut arhivă zip
- Lab1_Sum.pdf
- Lab2_DCD.pdf
- Lab3_combinationale.pdf
- Lab4_secventiale.pdf
- Lab5_afisaj.pdf
- Lab6_FSM.pdf
- Lab7_8_traf.pdf