Evaluarea performanțelor sistemelor multiprocesor în timp real

Teorie:

In general arhitectura SMP poate fi reprezentata ca o multime de resurse:module primare (procesoare),module secundare (memorie,porturi de intrare/iesire) cu retele de comunicare ce le conecteaza.Modulele primare sunr destinate prelucrarii datelor si reprezinta elemente de procesare a sistemului , ce produc cereri pentru accesul prin reteaua de comunicare catre modulele secundare , capabile sa deserveasca cererile generate ori sa le ignore. In calitate de indice de baza a performantei SMP, de obicei, este primita puterea de procesare, egala cu numarul mediu de procesare active.

Resursele sistemuli constitue elemente de procesare intre ele prin schimbul de mesaje cu moduluride memorie comuna, ce poate fi adresate prin k magistrale commune.

Performanta funtionarii SMP este din mai multe motive, cum ar fi numite prezenta elementelor de sincronizare intre procesele paralele, competitia la utilizarea resurselor globale comune. Aceste restrictii trebuie luate in consideratie la elaborarea structurii si respectiv a arhictecturii acestui sistem. Cazurile de diminuare a performantei sint dificil de interpretat la nivele mai mari.

Fig.1 Structura sistemului multiprocesor cu magistrala comuna.

Pi-Procesoare;

MLi-memorie locala;

LBi-magistrala locala;

PMi-memorie privata;

CMi-moduloe de memorie comuna;

GBi-magistrala comuna;

PE1-procesor elementar.

Specificatia locatiilor si tranzitiilor.

P1-procesoare active;

P2-magistrale comune accesibile;

P3-procesoare ce cer acces la modulele de MC;

P5,P6,P7,P8,P9,P10,P11,P12,P13,P14,P15,P16,P17-sirul de module de MC de lungime respectiva 1,2,3,4,5,6,7,8,9,10,11,12,13;

t1-sfirsitul lucrului activ al procesorului;

t14-procesorul ocupa magestralasi incepe accesul si alocarea MC;

t15,t16,t17,t18,t19,t20,t21,t22,t23,t24,t25-procesorul devine respectiv 1,2,3,4,5,6,7,8,9,10,11 in sirul la modulul MC;

t2-sfirsitul accesului la modulul MC ; magistrala comuna se elibereaza;

t3,t4,t5,t6,t7,t8,t9,t10,t11,t12,t13,t14,t15-sfirsitul accesului si alocarii modulului MC ; procesorul iese din sir.

Sarcina: Sa se construiasca o retea Petri . Sa se efectueze evaluarea performantelor magistralei de date multiprocesoare.

Parametrii sistemului multiprocesor: L1,L2, … ,Ln=7.35 M(P1)=12.68 M0(P1)=13 ; M0(P1)>M*(P1)=12.68; L1[0.1…1.1];