Sumatorul Complet și Sumatorul Binar Paralel

Obiective

La finalul acestui exerciţiu de laborator, ar trebui să fiţi capabili să:

- Creaţi şi să simulaţi un sumator complet în VHDL

- Să utilizaţi un sumator complet în VHDL ca o componenta într-un sumator binar paralel pe 8 biţi.

- Să creaţi un proiect ierarhic în VHDL, incluzând componente pentru sumatoare complete.

Lab

Referinţe

Dueck, Robert K., Digital Design with CPLD Applications and VHDL, 2/e

o Capitolul 7: Aritmetica Digitala şi Circuite Aritmetice

- 7.1 Aritmetica Digitala

- 7.2 Reprezentarea Numerelor Binare cu Semn

- 7.3 Aritmetica Binara cu Semn

- 7.6 Sumatoare şi Scazatoare Binare

Echipamente necesare

o LAB Test Board

o ModelSim SE 6.0d

o PCAT microcomputer

Note Experimentale

Circuite Aritmetice

Circuitele care efectuează aritmetica binară sunt bazate pe semisumatoare, care adună doi biţi şi dau o sumă şi un bit de carry, şi pe sumatoare complete, care ţin cont şi de bit-ul de carry adăugat din cel mai putin semnificativ bit. Sumatoarele complete pot fi grupate pentru a crea un sumator binar paralel, n sumatoare complete permiţând adunarea a doua numere pe n biţi, generând o ieşire cu o sumă pe n biţi şi un bit de carry.

Figura 18.1 Semisumator Figura 18.2 Implementare porti Figura 18.3 Sumator complet

logice semisumator

Figura 18.4 Sumator binar paralel pe 4 biţi

Procedura

Sumatorul Complet

1. Implementarea cu porti logice pentru un sumator complet este prezentată în Figura 18.5. Folosiţi această schemă pentru a implementa un fişier VHDL numit sumator_complet.vhd.

Figura 18.5 Sumatorul Complet

2. Salvaţi proiectul sumatorului complet şi utilizaţi-l pentru a crea un proiect în ModelSim. Compilati proiectul.

3. Scrieţi un set de criterii de simulare pentru a verifica corectitudinea modelului. Folosiţi criteriile pentru a crea o simulare a sumatorului complet. Prezentaţi instructorului criteriile şi simularea.

Sumatorul Paralel

1. Creaţi un nou folder pentru un sumator paralel pe 8 biţi.

2. Creaţi un sumator paralel pe 8 biţi în VHDL, folosing instrucţiunea GENERATE şi componenta full_add.vhd din secţiunea anterioară. Atribuiţi permanent carry input-ul (C0) un logic LOW. Puteţi face acest lucru declarând un semnal c pentru biţii de transport şi asignând elementului c(0) valoarea ‘0’. Utilizaţi acest element ca şi carry input-ul primului sumator complet.