Cuprins

LUCRAREA NR.1: STUDIUL PORŢILOR LOGICE pag.2
LUCRAREA NR.2: STUDIUL SUMATOARELOR ŞI A SCĂZĂTOARELOR pag.6
LUCRAREA NR.3 : STUDIUL CODIFICATOARELOR ŞI DECODIFICATOARELOR pag.13
LUCRAREA NR.4: STUDIUL MULTIPLEXORULUI ŞI A DEMULTIPLEXORULUI pag.19
LUCRAREA NR.5: STUDIUL COMPARATOARELOR SERIAL, PARALEL, NUMERIC DE UN BIT pag.27
LUCRAREA NR.6 : STUDIUL CIRCUITELOR BASCULANTE BISTABILE(CBB) pag.30
LUCRAREA NR.7: STUDIUL NUMĂRĂTOARELOR
(DIVIZOARE DE FRECVENŢĂ) pag.34
LUCRAREA NR.8: STUDIUL REGISTRELOR
DE DEPLASARE pag.39
LUCRAREA NR. 9 : STUDIUL CIRCUITULUI ASTABIL ŞI MONOSTABIL CU CIRCUITUL INTEGRAT 4047 pag.43
LUCRAREA NR. 10: STUDIUL CONVERTORULUI
DIGITAL/ ANALOG(D/A) pag.46

Extras din laborator

LUCRAREA NR.1: STUDIUL PORŢILOR LOGICE

1.1.CONSIDERAŢII TEORETICE

1.1.1. NOŢIUNI DE ALGEBRĂ BOOLEANĂ

Fie o mulţime formată din două elemente unice ;atunci pentru X M, în M un alt element, notat ,numit inversul(negatul) lui X cu proprietăţile: =0 pentru X=1, =1 pentru X=0, =0, =X. Se pot scrie următoarele proprietăţi pentru X:

Se definesc relaţiile lui DE MORGAN astfel: A,B M, şi

2.1.2. PORŢI LOGICE. IMPLEMENTAREA UNOR FUNCŢII LOGICE DE BAZĂ.

Porţile logice de mai sus se pot realiza în tehnologia CMOS folosind cîte o pereche de tranzistoare MOS cu canal p pe intrări legate în serie şi o pereche de tranzistoare MOS cu canal n legate în paralel(cazul porţii NOR);cînd tranzistoarele MOS cu canal n sunt legate în serie şi cele MOS cu canal p în paralel, se poate realiza poarta NAND.

Porţile logice sunt fabricate sub formă de circuite integrate seria CMOS 4000 , cele mai întîlnite fiind: 4069(4 porţi NU), 4011(4 porţi ŞI-NU cu 2 intrări), 4012(2 porţi ŞI-NU cu 4 intrări), 4030(4 porţi XOR), 4001(4 porţi SAU-NU cu 2 intrări), ş.a.

Fiecare firmă producătoare introduce un anumit cod în faţa celor 4 cifre, ca de exemplu: firmele NS, RCA(S.U.A) produc CD 4XXX, MOTOROLA(S.U.A)- 1 4XXX, ş.a.

In fig 1 sunt prezentate 2 scheme de porţi logice realizate în tehnologia CMOS.

a.Poarta NAND cu TECMOS

b. Poarta NOR cu TECMOS, poarta OR(X legat cu Y1) cu TECMOS.

Fig.1.Porţi logie în tehnologia CMOS

1.2.DESFĂŞURAREA LUCRĂRII

Studiul porţilor logice de bază şi implementarea unor CLC simple

Fig.1. Montaj experimental pentru studiul porţilor logice

a.Completaţi tabelul 2 şi identificaţi expresia funcţiei logice la ieşire Y = (A,B)

(vezi.subpunctul 2.1.2.), respectiv tipul porţii logice studiate , aplicând pe bornele 2(A) şi 3(B) semnal logic “0” legarea prin cordon de legătură a bornei respective la VSS( adică la” –“ sursei de alimentare de 5 V) precum şi semnal logic “1” legarea prin cordon de legătură a bornei respective la VCC(la “+” susei de alimentare).

Cu ajutorul unui Voltmetru se va măsura pe borna 1 tensiunea de ieşire Y, notându-se în tabel valorile “1” logic 5V pe volmetru, respectiv “0” logic 0V pe voltmetru.

b.În mod analog, se completează tabelul 1, identificând tipul porţii logice studiate.