Arhitectura pipeline IBM PowerPC

Arhitectura pipeline la familia de pr-ces-are IBM P-werPC.

Ev-lutie si particularitati.

Marca P-wer Architecture" este - arhitectura de micr-pr-ces-are care este din ce in ce mai utilizata in t-ate d-meniile. P-WER a f-st prima -ara intr-dusa pe piata in 1990 ca un acr-nym pentru sistemele cu pr-ces-are RISC (Enhanced RISC). Initial P-WER a f-st implementata in statiile de lucru si serverele RS/6000. A inceput sa fie din ce in ce mai utilizata -data cu intr-ducerea setului de instructiuni P-werpC.

Astazi tehn-l-gia P-werPC este utilizata in statiile de lucru si serverele c-mpaniil-r, infrastructura wireless. Utilizarea acestei arhitecturi este extinsa si in alte d-menii ale pietei de desfacere( pe langa cele deja menti-nate) in mare parte dat-rita ef-rturil-r c-ns-rtiului P-wer.-rg in a pr-m-va pr-dusul.

P-WER1

- In 1990, IBM a intr-dus pentru prima -ara pe piata pr-ces-are din familia de superscalare pentru statiile de lucru si servere RISC System/6000 (RS/6000) bazate pe arhitectura IBM P-werPC

- Initial c-nfiguratia a avut - viteze a cleasului de 25MHz, 64 KB de cache pentru date, FPU si FXU, si - perf-rmanta de 50 MFL-PS.

P-WER2

- 1993: M-dificarea arhitecturii P-WER1 a dus la aparitia micr-pr-ces-rului P-WER2, acesta prezentand urmat-arele imbunatatiri

- Dual fl-ating p-int si fixed p-int units

- Rata de executie este de 6 instructiuni pe ciclu

- Marirea cache-ului ptr date

- Marirea mem-riei de cache

- Frecventa ceasului de 66.5 MHz cu - perf-rmanta de 254 MFL-PS

- Setul de instructiuni este marit(quad-w-rd l-ad/st-re, zer--cycle branches, hardware square r--t, etc)

P2SC

- P-WER2 Super Chip: Un micr-pr-cess-r P-WER2 ce a aparut in 1996 si imbunatatit cu - frecventa a ceasului de pana la 160 MHz, ce practit a dublat perf-rmantele celui.

P-werPC

- Intr-dus in 1993 ca un rezultat al parteneriatului dintre IBM, Apple si M-t-r-la. Micr-pr-ces-rul P-werPC 601 a inclus maj-ritatea caracteristicil-r P-WER, dar si unele n-i pentru a -feri supp-rt sistemel-r cu multipr-ces-are

- Apar m-delele 603, 604 si ultimul 604e care functi-neaza la 332 MHz. Astazi 604e este micr-pr-ces-rul IBM cel mai f-l-sit in lumea intreaga

P-WER3

- Februarie, 1999: Cea mai recenta c-nfiguratie a arhitecturii IBM P-WER, micr-pr-ces-rul P-WER3 c-mbina micr-pr-ces-rul P2SC cu arhitectura P-werPC si le inl-cuieste cu success in ev-lutia liniei RS/6000

- Arhitectura pe 64 biti cu - frecventa a ceasului de 200 MHz.

- Semnificative imbunatatiri:

- Arhitectura sa va sta la baza urmat-arel-r 3 generatii de micr-pr-ces-are RS/6000

- cresterea frecventei de ceas

- rata de executie va fi de 8 instructiuni pe ciclu (fata de 6 ale lui P2SC)

Viit-r : generatia viit-are

- P-WER3-II: marirea frecventei de ceas cu 50% fata de P-WER3 prin utilizarea tehn-l-giei c--per

- P-WER3-III: marirea frecventei de ceas cu 40% fata de P-WER3-II prin utilizarea tehn--giei IBM's Silic-n -n Insulat-r (S-I), cu - frecventa de ceas de 500-600 MHz range.

- Switch intern de retea de -rdinal gigabite