Limbajul VHDL

Proiect
7/10 (1 vot)
Domeniu: Automatică
Conține 1 fișier: doc
Pagini : 40 în total
Cuvinte : 8748
Mărime: 154.41KB (arhivat)
Cost: 6 puncte
Profesor îndrumător / Prezentat Profesorului: ION MARIN

Cuprins

1.Limbajul VHDL

2.Elemente lexicale

3.Tipuri de date si obiecte

4.Expresii si operatori

5.Instructiuni secventiale

6.Subprograme si pachete

a) Proceduri si functii

b) Packege-uri si declaratia corpului pentru package

7.Structura sistemelor in VHDL

1)Entitati

2)Arhitecturi

a)Declaratiile de semnal

b)Blocuri

c)Declaratii de componente

8.Comportamente VHDL

a)Atribuiri pentru semnale

b)Procese.Instructiunea wait

c)Instructiuni concurente de atribuire a valorilor pentru un semnal

9.Organizare model

a)Unitati si biblioteci de design

b)Configuratii

10.Simularea asistata de calculator

11.Simulatorul VHDLSimili3.1

a)Instalarea si licentierea

b)Spatiul de lucru

c)Exemplu

Extras din document

1.Limbajul VHDL

Limbajul VHDL este unul dintre limbajele standard folosite pentru a descrie sistemele numerice.VHDL – Very Hight Speed Integrated Circuits Hardware Description Language. Initial acest limbaj a fost folosit pentru modelarea si simularea unor circuite ASIC complexe, iar ulterior a fost utilizat pentru sinteza si implementarea logicii corespunzatoare.Posibilitati ale limbajului de programare VHDL:

• descompunerea ierarhica a sistemului

• descrierea structurala a sistemelor

• descrierea comportamentala a sistemelor

• permite verificarea functionala a sistemului prin simulare

• portabilitate

In limajul de programare VHDL , o componenta hardware (poarta logica sau microprocesor) este reprezentata de un cuplu format dintr-o entitate si o arhitectura asociata . Entitatea defineste conexiunile cu exteriorul, denumite porturi, prin listarea numelor, a directiei datelor si a tipului de date pentru fiecare port, iar arhitectura contine o descriere a structurii componentei, sau a comportamentului acesteia.

2.Elemente lexicale

a)Comentarii:

Comentariile in VHDL incep cu ' ' si se continua pana la sfarsitul randului. Ele nu au semnificatie intr o descriere VHDL.

b)Identificatori:

Identificatorii in VHDL sunt cuvinte rezervate sau nume definite de programator. Se formeaza dupa regula:

identificator ::= litera {[_ ] litera_sau_cifra}

Nu se face diferenta intre litere mari si litere mici, de exemplu id si Id reprezinta acelasi lucru.

c)Numere:

Numerele sunt reprezentate in baza 10 (numere zecimale) sau in alta baza de numeratie (de la 2 la 16). Numerele care contin '.' sunt considerate numere reale, celelalte fiind numere intregi. Numerele zecimale sunt definite de:

numar_zecimal ::= intreg[.intreg][exponent]

intreg ::= cifra{[_]cifra}

exponent :.= E[+]intreg |E[-]¬intreg

d) Caractere:

Caracterele sunt delimitate de ’ ’.

Exemple: 'A' 'a'

e)Siruri de caractere:

Sirurile de caractere sunt delimitate de "". Pentru a include " intr un sir, ghilimelele trebuie dublate. Un sir de caractere poate reprezenta valoarea unui obiect sau a unui vector de caractere.

VHDL permite o reprezentare convenabila a vectorilor de biti ('0' sau ' 1'). Sintaxa este:

sir biti ::= baza_de_reprezentare"valoare_bit"

baza de_reprezentare ::= B | O | X

valoare bit ::= cifra extinsa{[ ]cifra_extinsa}

Baza de reprezentare poate fi B (in binar), O (in octal) sau H (in hexazecimal).

3.Tipuri de date si obiecte

In VHDL exista doua feluri de tipuri: tipuri SCALARE si tipuri COMPUSE.

Tipurile scalare includ numere, cantitati fizice si enumerari, si tipuri predefinite. Tipurile compuse sunt vectori si inregistrari. In VHDL sunt definite si tipurile 'access' (pointeri) si 'file' (fisiere).

declaratie_de_tip :.= type identificator is tip

tip ::= tip_scalar

tip_compus

tip_access

tip_file

tip_scalar ::= tip_enumerare I tip-intreg I tip_real tip_fizic

tip-compus ::= tip_tablou I tip_inregistrare

a)Tip intreg:

Tipul intreg reprezinta o multime de numere intregi dintr-un interval specificat. Sintaxa este:

tip_intreg ::= multime_in_interval

multime_in_interval ::= range

interval interval ::= expresie_simpla directie expresie_simpla

directie :.= to I downto

Preview document

Limbajul VHDL - Pagina 1
Limbajul VHDL - Pagina 2
Limbajul VHDL - Pagina 3
Limbajul VHDL - Pagina 4
Limbajul VHDL - Pagina 5
Limbajul VHDL - Pagina 6
Limbajul VHDL - Pagina 7
Limbajul VHDL - Pagina 8
Limbajul VHDL - Pagina 9
Limbajul VHDL - Pagina 10
Limbajul VHDL - Pagina 11
Limbajul VHDL - Pagina 12
Limbajul VHDL - Pagina 13
Limbajul VHDL - Pagina 14
Limbajul VHDL - Pagina 15
Limbajul VHDL - Pagina 16
Limbajul VHDL - Pagina 17
Limbajul VHDL - Pagina 18
Limbajul VHDL - Pagina 19
Limbajul VHDL - Pagina 20
Limbajul VHDL - Pagina 21
Limbajul VHDL - Pagina 22
Limbajul VHDL - Pagina 23
Limbajul VHDL - Pagina 24
Limbajul VHDL - Pagina 25
Limbajul VHDL - Pagina 26
Limbajul VHDL - Pagina 27
Limbajul VHDL - Pagina 28
Limbajul VHDL - Pagina 29
Limbajul VHDL - Pagina 30
Limbajul VHDL - Pagina 31
Limbajul VHDL - Pagina 32
Limbajul VHDL - Pagina 33
Limbajul VHDL - Pagina 34
Limbajul VHDL - Pagina 35
Limbajul VHDL - Pagina 36
Limbajul VHDL - Pagina 37
Limbajul VHDL - Pagina 38
Limbajul VHDL - Pagina 39
Limbajul VHDL - Pagina 40

Conținut arhivă zip

  • Limbajul VHDL.doc

Alții au mai descărcat și

Proiect Verilog

Numarator 4 biti- Counter Intrari: - Clk -intrare de ceas, ale carei fronturi sunt numerate; - Reset -intrare de reset, active pe nivel ridicat;...

Modelarea Matlab-Simulink a Unei Sere

Cunoasterea duratei de timp de la semanat pâna la rasaritul plantelor mai are însemnatate si pentru obtinerea unor productii cat mai timpurii. Daca...

Limbajul de Programare VHDL

VHDL ca un limbaj de programare VHDL seamana cu un limbaj de programare; cei care sint familiarizati cu limbajul de programare Ada vor observa...

Proiectarea Circuitelor Digitale Dedicate

Capitolul 1 1. Introducere Acest capitol se ocupa cu introducerea in VHDL si sinteza VHDL si explica cum acestea pot fi utilizate impreuna la...

Ai nevoie de altceva?