Proiect Microcontrolere

1.Descriere generală

LPC 1759/58/56/54/52/51 sunt microcontrolere de bază ARM Cortex-M3 pentru aplicații încorporate ce dispun de un nivel mare de integrare și un consum mic de energie. ARM Cortex-M3 este un nucleu de generație viitoare care oferă îmbunătățiri de sistem, cum ar fi depanare îmbunătățită și un nivel mai ridicat al blocului de integrare suport.

Familia LPC1758/56/57/54/52/51 funcționează pana la frecvențe ale CPU de 100MHz.

LPC1759 funcționează la frecvențe ale CPU de până la de 120 MHz. Unitatea Centrală de Prelucrare (UCP) la ARM Cortex-M3 încorporează o magistrala in 3 etape și utilizează o arhitectură Harvard cu o separare locală a instructiunilor de calea de date si mai utilizează o a treia cale pentru periferice. De asemenea UCP la ARM Cortex-M3 include o unitate de preîncărcare internă care sprijină ramificațiile speculate.

Completarea periferică a LPC1759/58/56/54/52/51 include până la 512 kB de memorie flash, până la 64 kB de memorie de date, Ethernet MAC, Dispozitiv USB/ Host / interfață OTG, 8-canale de uz general de control DMA, 4 UART, 2 canale CAN, 2 controlere CAN, 2 controlere SSP, interfață SPI, 2 interfațe de date I2 C, 2 intrări plus 2 ieșiri de interfață I 2S-bus, 6 canale de 12-biti ADC, 10-biti DAC, control de motor PWM, 4 cronometre de uz general, 6-ieșire de uz general PWM, ceas de timp real (RTC) cu consum foarte mic cu alimentare de la baterie separată și până la 52 de pini I/O de uz general.

2.Caracteristici și beneficii

-Microcontrolerul ARM Cortex-M3 , care rulează la frecvențe de până la 100 MHz (LPC1758/56/57/54/52/51) sau până la 120 MHz (LPC1759). O Memorie de Protectie Unită (MPU) ce sprijină 8 regiuni este inclusă.

-Memoria de programare flash poate avea pana la 512 kB. Poate fi îmbunătățită cu un flash de accelerație de mare viteză de 120 Mhz.

-Sistemul de Programare (ISP) si Aplicația de Programare (IAP) se fac prin intermediul software- lui bootloader.

-Cipul SRAM conține:

-până la 32 kB SRAM de pe CPU cu coduri locale /cale de date pentru înalta performanță a accesării CPU.

-Unul sau două blocuri de 16 kB SRAM cu cale de acces separat pentru tranzitie mai înaltă. Aceste blocuri SRAM pot fi utilizate pentru Ethernet (LPC1758), USB, și DMA de memorie, precum și pentru instrucțiuni de uz general a procesorului și de stocare a datelor

-Opt canale de uz general pentru control DMA (GPDMA) în matricea multistrat AHB care pot fi folositi cu SSP,UART, cu convertorul digital analog si analog digital, semnale de ceas și pentru transferul din memorie in memorie.

-matricea multistrat AHB interconectează separat pentru fiecare cale master AHB. Masterul AHB include CPU,Controlerul de uz general DMA, Ethernet MAC (LPC1758 ) și interfața USB. Această interconectare oferă comunicații fără întârziere de arbitraj

-Spit-ul de date APB oferă debit mare transmisie între CPU si DMA.

-Interfata serială

-Doar la LPC1758 Ethernet MAC și interfața RMII sunt dedicate controlerului DMA.

-Dispozitivul USB 2.0 de mare viteză /gazdă/controlerul OTG cu controlerul dedicat DMA si cipul PHY pentru dispozitiv.

-Patru UART cu rata fracționată baud/ FIFO intern si suport DMA.

-Un UART are control de modem I/O si RS-485/EIA-485 suport și un UART care are suport IrDA.

-Controlerul CAN 2.0B cu două (LPC1759/58/56) sau unul (LPC1754/52/51) canale.

-Controlerul SPI sincron, serial, comunicatie full duplex și lungime de date programabilă.

-Două controlere SSP cu FIFO si abilități multi-protocol. Interfața SSP poate fi folosită cu controlerul GPDMA.

-Două interfețe de date I2C suportă modul rapid cu o rată de date de 400 kbit / s cu recunoașterea adresei multiple și modul monitor.

Doar la LPC 1759/58/56 I2S (Inter-IC Sound) interfață pentru intrare audio digitală sau de ieșire cu rata de control fracțională.

-Interfața de date I2S poate fi folosită cu GPDMA. Interfața de date I2S suportă 3 si 4 fire de date transmise si recepționează ca un ceas de master intrare / ieșire.