Circuite Integrate Digitale

Consideratii teoretice

Decodificatorul este un circuit logic care transformă o informaţie dintr-un anumit cod în alt cod recunoscut de receptor. Se vor analiza decodificatoare care efectuează convertirea din cod binar în cod zecimal (DB–Z), decodificatoare pentru trecerea din „zecimal codat bi-nar” (BCD – Binary Coded Decimal) în cod zecimal (DBCD–Z) şi decodi-ficatoare care transformă codul BCD în cod „7 segmente” (DBCD–7).

1 Decodificatoare din cod binar în cod zecimal

a) Reprezentarea decodificatoarelor din cod binar în cod zecimal

Aceste decodificatoare dispun de n intrări de selecţie (In–1, In–2, , I1, I0) şi 2n ieşiri fi (i = 2n–1, 2n–2, , 21, 20). Intrarea In–1 reprezintă cea mai semnificativă intrare de selecţie.

Modul cum se realizează decodificarea este ilustrat în figura 1. Tabelul de adevăr din figura 1(b) este reprezentat pentru n = 3.

În cazul general, dacă numărul binar (In–1, In–2, , I1, I0)2 este egal cu numărul zecimal (k)10 (0  k  2n–1), atunci ieşirea fk = 1 (este activată), iar restul ieşirilor este în starea 0 (ieşiri inactive). Se spune că decodificatorul binar–zecimal (DB–Z) este activ pe nivelul logic 1,

deoarece ieşirea este în 1 corespunzătoare combinaţiei de la intrare pe care o decodifică.

De exemplu, dacă decodificatorul are două intrări de selecţie, I1– cea mai semnificativă şi I0, atunci ieşirile fi sunt în număr de 22 = 4, notate f3 f2 f1 f0.

Secvenţele de funcţionare sunt:

- dacă I1 I0 = 0 0 atunci f3 f2 f1 f0 = 0 0 0 1, deoarece (00)2 = (0)10

- dacă I1 I0 = 0 1 atunci f3 f2 f1 f0 = 0 0 1 0, deoarece (01)2 = (1)10

- dacă I1 I0 = 1 0 atunci f3 f2 f1 f0 = 0 1 0 0, deoarece (10)2 = (2)10

- dacă I1 I0 = 1 1 atunci f3 f2 f1 f0 = 1 0 0 0, deoarece (11)2 = (3)10.

Observaţie. Decodificatorul realizează funcţia inversă funcţiei pe care o elaborează co-dificatorul de adresă.

Decodificatorul binar–zecimal (DB–Z) din figura 2 este activ pe nivel logic 0, adică ieşirea care decodifică combinaţia corespunzătoare aplicată intrărilor de selecţie trece (se ac-tivează) în starea 0 când se produce operaţia de decodificare, restul ieşilor fiind pe nivel 1.

De exemplu, dacă decodificatorul are două intrări de selecţie (I1 şi I0) respectiv ieşirile f3 f2 f1 f0 atunci rezultă următoarele secvenţe de funcţionare:

- dacă I1 I0 = 0 0 atunci f3 f2 f1 f0 = 1 1 1 0, deoarece (00)2 = (0)10

- dacă I1 I0 = 0 1 atunci f3 f2 f1 f0 = 1 1 0 1, deoarece (01)2 = (1)10

- dacă I1 I0 = 1 0 atunci f3 f2 f1 f0 = 1 0 1 1, deoarece (10)2 = (2)10

- dacă I1 I0 = 1 1 atunci f3 f2 f1 f0 = 0 1 1 1, deoarece (11)2 = (3)10.

Decodificatorul cu n intrări de selecţie şi 2n ieşiri se mai numeşte şi „decodificator 1 din 2n”, deoarece se activează numai o singură ieşire care depinde de nivelele logice aplicate la intrările de selecţie.

b) Proiectarea cu porţi logice a decodificatoarelor binar–zecimal

Implementarea porţilor logice pentru realizarea decodificatorului constă în parcurgerea etapelor corespunzătoare sintezei circuitelor logice combinaţionale atunci când se cunosc stările intrărilor şi ieşirilor.

Exemplul 1. Să se sintetizeze cu porţi logice un decodificator binar–zecimal activ pe nivel logic 0 şi care are trei intrări de selecţie (I2, I1, I0).

R1. Schema–bloc este analogă cu cea prezentată în figura 2(a), cu menţiunea că intrările de selecţie sunt I2, I1 şi I0, iar ieşirile se notează cu f7, f6, f5, f4 f3, f2, f1 şi f0. Aceste notaţii se regăsesc şi în tabelul de adevăr din figura 2(b) al noului decodificator

Se construiesc diagramele Karnaugh corespunzătoare celor opt ieşiri (figura 3(a)).

În urma efectuării minimizării funcţiilor logice de ieşire se obţin expresiile:

(1)

Aceste funcţii se pot implementa direct cu porţi de tip NU (CDB 404/MMC 4049) şi cu porţi SAU cu câte două intrări (CDB 432/MMC 4075).

Dacă se utilizează porţi logice ŞI–NU în locul porţilor SAU se ţine cont de faptul că re-laţia lui De Morgan:

(2) ,

se poate scrie (după negarea ei) sub forma:

(3)

Se aplică această formă relaţiilor (1). Rezultă:

(4)

Schema logică a decodificatorului cu porţile logice ŞI–NU (CDB 410/MMC 4023) care realizează funcţiile logice (4) este dată în figura 3(b).

c) Implementarea funcţiilor logice cu ajutorul decodificatoarelor binar–zecimal

Din tabelul de adevăr al decodificatorului binar–zecimal activ pe nivel logic 1 (figura 1(b)) se constată că ieşirea f0 ia valoarea 1 numai dacă intrările de selecţie sunt în starea: In–1 In–2 I1 I0 = 0 0 0 0, în caz contrar având valoarea 0. Funcţia f0 se poate considera un termen ce se poate reprezenta în formă canonică disjunctivă, constituind astfel minterme-nul (termen canonic conjuctiv/termen minimal) P0: