Procesoare (Analog Devices) din familia ADSP-21XX

Capitolul 1. Introducere

Procesoarele familiei ADSP-21xx sunt microcomputere cu un singur chip optimizate pentru procesarea semnalelor digitale (DSP) și alte aplicații de procesare numerică de mare viteză. Procesoarele ADSP-21xx sunt toate construite pe un nucleu comun. Fiecare procesor combină unitățile de calcul arhitecton-nucleu DSP, generatoarele de adrese de date și secvențiatorul de programe - cu caracteristici diferențiate, cum ar fi programul on-chip și memoria RAM, un programator temporizator, unul sau două porturi seriale și pe ADSP-2111, un port de interfață gazdă.

Fabricate într-un proces de CMOS cu viteză mare, submicron, cu două straturi, procesoarele ADSP-21xx de cea mai înaltă performanță funcționează la 25 MHz cu un timp de ciclu de instrucțiuni de 40 ns. Fiecare instrucțiune poate fi executată într-un singur ciclu. Fabricarea în CMOS duce la disipare redusă a puterii.

Arhitectura flexibilă a familiei ADSP-21xx și setul de instrucțiuni cuprinzătoare sprijină un grad ridicat de paralelism.

Într-un singur ciclu, ADSP-21xx poate efectua toate operațiile următoare:

- Generează următoarea adresă a programului

- Preluează următoarea instrucțiune

- Efectuează una sau două mișcări de date

- Actualizează unul sau doi indicatori de adresă de date

- Efectuează un calcul

- Primite și transmite date prin unul sau două porturi seriale

- Primite și / sau transmite date prin portul de interfață gazdă (Numai ADSP-2111)

Capitolul 2. Hardware

Microprocesoarele tradiționale utilizează arhitectura Von Neumann așa cum se arată în figura 1a) .

Arhitectura lui Von Neumann constă dintr-o singură memorie care conține date și instrucțiuni și o singură magistrală pentru transferul de date și instrucțiuni în și din CPU-ul. Înmulțirea a două numere necesită cel puțin trei cicluri: două cicluri necesar pentru a transfera cele două numere în CPU și un singur ciclu pentru a transfera instrucțiuni. Această arhitectură este satisfăcătoare atunci când toate sarcinile pot fi îndeplinite executat serios. De fapt, majoritatea computerelor de uz general utilizează astăzi Von Arhitectura Neumann.

Figura 1. Arhitecturile familiei ADSP-21xxx

a) Von Neuman

b) Hardvard

c) ADI Modified Hardvard

Cu toate acestea, pentru procesarea mai rapidă, arhitectura Harvard prezentată în figura 1b) este

mai potrivite. Acest lucru este numit pentru munca făcută la Universitatea Harvard în cadrul

conducerea lui Howard Aiken. Datele și instrucțiunile de program au magistralele separate după cum se arată. Deoarece magistralele funcționează independent, programate instrucțiunile și datele pot fi preluate în același timp, îmbunătățind astfel viteza prin designul arhitecturii Von Neumann. Pentru a efectua un singur filtru FIR, se extrage o instrucțiune din memoria programului și în același ciclu, un coeficient poate fi extras din memoria de date. Un al doilea ciclu este necesar pentru a prelua date din memoria de date.

Figura 1c) ilustrează arhitectura Harvard modificată de Analog Devices unde instrucțiunile și datele sunt permise în memoria programului. De exemplu, în caz a unui filtru digital, coeficienții sunt stocați în memoria programului și datele eșantioane din memoria de date. Se poate astfel obține un coeficient și o mostră de date un singur ciclu. În plus față de preluarea coeficientului din memoria programului și a

eșantion de date din memoria de date, trebuie să fie preluată și o instrucțiune din program memorie. Dispozitivele DSP se ocupă de aceasta în două moduri. În prima metodă, memoria programului este accesată de două ori (dublu pompat) într-un ciclu de instrucțiuni. Seria ADSP-218x utilizează această metodă. În a doua metodă, este furnizată o memorie cache a programului. Dacă un algoritm necesită preluarea datelor duale, programatorul plasează un buffer în memoria programului, iar celălalt în memoria de date. Prima dată când procesorul execută o instrucțiune, există un stand de un ciclu deoarece trebuie să preia instrucțiunea și coeficientul pe magistrala de date a memoriei programelor. Cu toate acestea, ori de câte ori apare acest conflict, DSP "cache" instrucțiunea într-o memorie cache. Data viitoare când această instrucțiune este necesară, secvența de program o obține din memoria cache, în timp ce coeficientul este obținut pe magistrala de date a memoriei programului.