Extras din proiect
- modelul Verilog al memoriei de program
- adresele sunt reprezentate pe 13 biti.
- datele de iesire sunt reprezentate pe 14 biti.
- modelul de memorie se initializeaza dintr-un fisier care va contine codurile pentru instructiuni in format hexadecimal.
- mediu de testare
- intrare: semnalul general de ceas.
- obs. semnalele de iesire vor fi semnalele de enable ale bistabilelor din sistem. Toate bistabilele vor comuta pe semnalul global de ceas.
- mediu de testare.
- modelul Verilog al unui procesor PIC16F8X, fara periferice.
- suportul hardware pentru fetch.
- suportul hardware pentru decode.
- (Program counter, instruction decode, ALU, registrii speciali etc).
- registrii de uz general (GPR) pot fi o memorie interna sau externa, la alegere.
- implementarea mecanismului de intreruperi este optionala.
- Modelul Verilog functioneaza atit cu propriile programe, cat si cu orice alt program valid.
- Mediul de testare va afisa pe display mesaje sugestive referitoare la instructiunea executata si la starea registrilor afectati .
- mediu de testare.
- programe in limbaj de asamblare si fisierele rezultate pentru initializarea memoriei de program, care sa dovedeasca functionarea perifericului implementat.
Preview document
Conținut arhivă zip
- Proiect PIC.doc