Boundary Scan

Referat
7/10 (1 vot)
Domeniu: Calculatoare
Conține 1 fișier: doc
Pagini : 8 în total
Cuvinte : 1379
Mărime: 320.23KB (arhivat)
Publicat de: Toma Moraru
Puncte necesare: 0
Profesor îndrumător / Prezentat Profesorului: Daniel Grigore

Cuprins

  1. BOUNDARY SCAN-TESTARE AUTOMATA 1
  2. CUPRINS 1
  3. 1. Standardul Boundary scan IEEE1149.1 2
  4. 2.Posibilitatile si limitarile Standardului IEEE 1149.1 6
  5. 3.Standarde viitoare 7
  6. a)IEEE1149.4 7
  7. b)IEEE1149.6 7

Extras din referat

1. Standardul Boundary scan IEEE1149.1

Standardul Boundary Scan IEEE1149.1 descrie testul static de interconectare digital. Standardul determina arhitectura componentelor Boundary scan si de asemenea descrierea limbajului “Boundary Scan Description Language (BSDL)”, wich dezvaluie resursele unice Boundary Scan pentru ficare componenta.

Std. 1149.1 defineste arhitectura interna a cipului Boundary Scan, care trabuie sa contina patru parti componente:

- un Test Access Port (TAP)

- un TAP Controller

- un Instruction Register

- unu sau mai multe registre de date

a)Test Access Port (TAP)

Tap reprezinta interfata dintre componentele Boundary Scan si mediu. Sunt descrise trei intrari (plus unul optional ) si o iesire. Intrari sunt:

- Test Clock (TCK)

- Test Mode Select (TMS)

- Test Data Input (TDI)

- Test Reset (/TRST) - optional

Iesire sunt:

- Test Data Output (TDO)

Image 1: Typical Boundary Scan device

Ambele semnale TCK si TMS precum si cel optional TRST sunt semnale broadcast, prin care construieste un serial chian pentru TDO, asa numitul scan chain sau scan path.

Nu ma mai mult de patru (optional cinci) sunt necesare -

Never more than four (optionally five) signal lines are required – indiferent cate componente sunt comutate in scan chian.

Imaginea 2: Test bus wiring of two Boundary Scan Ics

In cipul Boundary Scan, “Test Clock”, “Test Mode Select” precum si “Test Reset” sunt conectate direct cu “TAP Controller”. Starea “TAP Controller’s” este definita exclusiv de aceste semnale. Asta inseamna ca toate componentele Boundary Scan dintr-un scan chain au aceasi stare ca TAP. Dar asta nu inseamna ca toate componentele au acelasi mod de operare.

b)TAP Controller

“TAP Controller” este responsabil controlul total asupra logici Boundary Scan in cip, printe altele, si daca o celula Boundary Scan este activata sau dezactivata.

In inima “TAP Controllers” este “TAP state machine”.

Instruction Register

“Instruction register” decide modul de operare al Boundary Scan IC, care influenteaza la randul sau celulele Boundary Scan si controleaza de asemenea si selectia registrului de date comutat in actualul scan chain.

IEEE Std. 1149.1defineste trei instructiuni obligatori:

- BYPASS

- SAMPLE/PRELOAD

- EXTEST

Preview document

Boundary Scan - Pagina 1
Boundary Scan - Pagina 2
Boundary Scan - Pagina 3
Boundary Scan - Pagina 4
Boundary Scan - Pagina 5
Boundary Scan - Pagina 6
Boundary Scan - Pagina 7
Boundary Scan - Pagina 8

Conținut arhivă zip

  • Boundary Scan.doc

Te-ar putea interesa și

Mașina de găurit automată

Introducere - Obiective Obiectivul acestui proiect este de a construi o maşină de gaurit automata controlata de un controler bazat pe FPGA, care...

Standardul DVB-S

1. Inroducere 1.1. Tema lucrării Prezenta lucrare îşi propune să realizeze un studiu al principiilor legate de transmisie prin satelit,...

Proiect BSAD - sistem de măsurare și reglare a temperaturii

I. Conditii impuse 1. Termometru digital cu 3 digiti care masoara 4 temperaturi 2. Gama de masura: -40˚ C÷100˚C 3. Eroarea de masura: ±0.5˚C (...

Testare automată - standardul IEEE 1149.1 - boundary scan

Abstract În următoarele pagini ne propunem să prezentăm câteva din cele mai importante caracteristici ale standardului IEEE 1149.1 Boundary Scan...

Transmisia și Verificarea Datelor cu Ajutorul Circuitului de Detecție a Erorilor Bazat pe Algoritmul CRC

INTRODUCERE Prin acest proiect se doreşte realizarea unor programe în limbajul Verilog şi implementarea pe module Xilinx a unui circuit de...

Depanarea și programarea microsistemelor cu MCU ARM Freescale - Interfața JTAG

ISTORIC Privind evoluția istorică a operației de comandă a unui proces putem contura imaginea unui microcontroller (MC - se va folosi în...

VHDL

Simularea structurilor hardware digitale cu ACTIVE-HDL Această lucrare are ca principal obiectiv prezentarea mediului de dezvoltare ALDEC ACTIVE...

Curs ASDN

1.1. Sisteme de numeratie - Sistemele numerice prelucrează informatie - Informatia este codificată ® un anumit tip de reprezentare - Sistemul...

Ai nevoie de altceva?