Evaluarea Testării pseudo-aleatoare pentru Detectarea Defectelor Reale

Rezumat

Cercetarile au aratat ca pentru o singura eroare blocanta(SSF), seturile de test N detectat sunt eficiente pentru detectarea defectelor nemodelate de catre modelul erorii blocante(SSF). Rezultatele experimentale au aratat ca acoperirea N-detectat este o buna metoda de masurat pentru determinarea calitatii testelor. În acest raport se examineaza calitatea modelului pseudo-aleator auto-implementat si auto-testat(“Built-In-Self-Test”), prin cuantificarea relatiilor dintre acoperirea N-detectat si lungimea testelor. Perioada minima de test a modelelor pseudo-aleatoare necesara obtinerii unei acoperiri N-detect se obtine teoretic. Pentru erori cu detectabilitate mare, lungimea probabila a testului pentru N-detectat este de aproximativ N ori mai mare decât lungimea probabila pentru o singura detectie. Oricum, pentru erori cu detectabilitate scazuta, lungimea probabila a testului pentru N-detectat poate fi de NlogN ori mai mare decât lungimea probabila a testului pentru detectarea erorii o singura data. Aceasta sporeste semnificativ lungimea testului. De asemenea se introduce ideea detectabilitatii efective care este importanta pentru analizarea eficacitatii tehnicii auto-implementate si auto-testate pentru detectarea defectelor reale.

1. Introducere

Tehnica auto-implementarii si auto-testarii permite unui circuit integrat sa se auto-testeze pe el insusi. Prin încapsularea generatorilor modelului de test , un circuit integrat poate fi testat la viteza pentru a reduce durata testului. În plus , defectele sincronizate asociate si defectele nemodelate sunt mult mai probabil detectate. Prin încapsularea raspunsului de iesire al analizoarelor, tehnica BIST elimina necesitatea echipamentelor de test scumpe pentru capturarea iesirii raspunsului, precis si rapid. Mai mult decât atât, tehnica BIST poate fi folosita pentru testarea circuitului integrat în regiune.

Majoritatea arhitecturilor BIST folosesc modelul generatorilor de test pseudo-aleator , la fel ca registrele de comutare cu reactie liniara(LFSR) pentru a efectua modelul de generare de test. Calitatea modelelor pseudo-aleatoare este evaluata calculând acoperirirea eroarii blocante. Legatura dintre acoperirea erorii probabile si durata pentru modelele pseudo-aleatoare a fost descrisa in cartea lui McCluskey[88]. Testarea de baza a defectelor este o paradigma în testul VLSI în care producerea defectelor este semnalata si tehnicile de test sunt dezvoltate sa detecteze aceste defecte(mai importante ca erorile). Pentru mai multe detalii in paradigma testului defectelor de baza, cititorul poate citi seria dezbaterilor din Conferinta de Test Internationala[ITC]. Oricum, foarte surprinzator, nu este nici o publicatie care sa cuantifice eficienta modelelor în detectarea defectelor reale. Aproape toate aplicatiile comerciale si publicatiile raporteaza acoperirea blocarii la eroare pentru a determina cantitativ eficienta modelelor BIST. În acest articol, se vorbeste despre problema cuantificarii acoperirii defectului la modelele pseudo-aleatoare BIST.

Desi modelul erorii blocante este în mare masura folosit modelul erorii, el nu este exact si nu modeleaza comportarea producerii defectelor foarte bine. Vectorii de test generati utilizand modelul erorii blocante nu garanteaza detectia tuturor componentelor cu defecte. Pentru a creste acoperirea defectului la eroarea blocanta a vectorilor de test, sunt considerati vectori de test N-detect. Într-un set de test N-detect la eroarea blocanta, fiecare eroare blocanta singulara este detectata de catre diferiti vectori de test la cel putin N perioade de timp, sau numarul maxim de perioade de eroare poate fi detectat. Detectând fiecare blocaj la eroare de mai multe ori, sansa ca alte defecte nemodelate(numite defecte înlocuitoare) sa fie detectate creste semnificator. În experimentul Murphy de test al cipurilor, toate cele 116 cipuri au fost detectate de seturi de test al erorii blocante care detecteaza fiecare eroare blocanta de 3 sau mai multe ori; oricum cel mai bun procentaj al setului de test de blocare a ratat 2 cipuri defectate. A fost observat mai târziu ca toate seturile de test N-detect au o mai mare tranzitie a acoperirii la eroare ca orice alte seturi de test de eroare blocanta. În rapoarte a fost expus faptul ca nivelul de defect a fost imbunatatit cu 1288dpm, dupa aplicarea seturilor de test N-detect. Asadar acoperirea N-detect a blocarii la eroare este o tehnica mult mai buna pentru acoperirea defectului , în comparatie cu acoperirea normala a blocarii la eroare.

În acest articol, se urmareste calitatea modelelor de test pseudo-aleatoare folosind acoperirea N-detect ca metoda de masurare. Din punct de vedere teoretic se arata legatura cu durata asteptata a modelelor de test pseudo-aleator pentru detectarea blocarii la eroare prin diferiti vectori de test. De altfel sunt prezentate rezultatele simularii mai multor circuite. Legaturile teoretice si rezultatele simularii arata ca modelele de test pseudo-aleatoare pot dobândii o acoperire N-detect buna; cu toate acestea, in alte circumstante durata testului poate fi destul de mare. Pentru detectarea unei singure erori blocante , durata testului este cuprinsa între N si NlogN. De exemplu, pentru a detecta o eroare de 20 de ori, perioada de test poate creste de aproximativ 30 de ori decât perioada de test necesara unei singure erori.

Ca parte a tehnicii noastre de analizare, introducem conceptul de detectibilitate eficienta la o singura eroare blocanta. Acest concept este extrem de important in timp ce notam modelul BIST pentru a cuantifica efectul lor de acoperire.

Aceasta lucrare este structurata dupa cum urmeaza. Sectiunea 2 descrie pe scurt de ce seturile N-detectat de test a erorii sunt eficiente la detectarea defectelor reale. În sectiunea 3, se deduce limita teoretica a lungimii probabile a modelelor de test pseudo-aleatoare necesara pentru detectarea unei singure erori blocante de N ori. De asemenea introducem ideea detectibilitatii eficiente si discutam despre implicatiile rezultatelor pentru arhitecturile si structurile metodei BIST din sectiunea 3. Sectiunea 4 prezinta rezultatele simularilor pentru cateva circuite. Sectiunea 5 incheie aceasta lucrare.