Circuite Logice și Comenzi Secvențiale

I. Tema Proiectului

Fie funcţia booleană,

şi se cer:

a) Să se exprime funcţia „ f ” cu FCC (forma canonică conjunctiva), tabel de adevăr şi diagramă KARNAUGH.

b) Să se obţină ambele forme minime (disjunctivă şi conjunctivă) ale funcţiei utilizând metoda diagramelor KARNAUGH, precum şi prin metoda QUINE – McCLUSKEY.

c) Să se implementeze funcţia numai cu porţi logice ŞI-NU (realizate în tehnologia TTL).

d) Să se implementeze funcţia cu porţi logice SAU-NU (realizate în tehnologia CMOS).

e) Să se implementeze funcţia cu multiplexori de 2 – 8 – 16 căi (realizate în tehnica TTL).

e) Să se implementeze cu demultiplexori de 4,8, respectiv 16 căi şi porţi logice ŞI-NU în prima variantă, respectiv ŞI în a doua (realizate în tehnologia CMOS);

g) Să se calculeze timpii de propagare I/O.

h) Să se calculeze puterea disipată pe circuit.

i) Să se compare soluţiile de implementare obţinute, ca număr de circuite integrate.

j) Pe schemele logice obţinute se vor specifica tipul şi utilizarea fiecărui circuit integrat.

II. Introducere

Matematicianul englez George Boole (1815 - 1866) a conceput principiile logicii care îi poartă numele în lucrarea sa fundamentală, apărută în 1858 „ An Investigation of the Laws of Thought” (Un studiu al legilor gândirii). El a asociat propoziţiilor cu care operează logica, simboluri prelucrabile indiferent de semnificaţia acestora.

Logica booleană e o logică bivalentă în care propoziţiile iau doar două valori, adevărat sau fals, 1 sau 0.

Logicii simbolice a lui George Boole i s-a adăugat o bază matematică adecvată de către E. Schroder, C. E. Shanon şi alţii care au utilizat algebra booleană în studiul unor circuite electronice.

Algebra booleană stă la baza logicii combinaţionale, care la rândul ei formează baza în analiza şi sinteza circuitelor logice combinaţionale -> CLC.

Un CLC este un circuit de comutare care are proprietatea că starea ieşirilor sale la un moment dat depinde doar de starea intrărilor la momentul de timp considerat. Legătura între starea intrărilor şi ieşirilor circuitului este dată de funcţia de transfer a acestora.

Studiul CLC ca şi cele secvenţiale se face folosind un model al acestora care se numeşte reţea de comutare.

Prin analiza CLC se înţelege determinarea expresiei mărimilor de ieşire Z1, Z2, , Zm în funcţie de mărimile de intrare X1, X2, , Xn, atunci când se cunoaşte componenţa reţelei ( numărul şi titlul reţelelor logice utilizate, numărul de nivele logice, punctele de aplicare ale semnalelor de intrare).

Modul de analiză al unui CLC depinde de tipul elementului logic din care este făcută reţeaua. Analiza se face urmărind operaţiile logice pe care le efectuează fiecare element logic component.

Sinteza unui CLC are ca finalitate obţinerea efectivă a CLC, folosind operatori logici care satisfac condiţiile unui „ sistem funcţional complet” (SFC) şi trecând printr-o formă de scriere de bază ( de obicei forma canonică disjunctivă sau conjunctivă).

În sinteza schemelor logice combinaţionale trebuiesc parcurse etapele:

1) Descrierea foarte amănunţită şi precisă a funcţionării sistemului ce urmează a fi proiectat ( text, desene, diagrame).

2) Reprezentarea formală a acestei descrieri de obicei prin tabel de adevăr sau diagramă KARNAUGH.

3) Reprezentarea printr-o funcţie, un sistem de funcţii sau tabel de adevăr a condiţiilor de comandă pentru toate elementele de execuţie utilizate precum şi pentru celelalte elemente auxiliare folosite. Minimizarea acestor funcţii.

4) Realizarea schemei logice combinaţionale folosindu-se elementele logice ale unui sistem funcţional complet.

5) Completarea schemei obţinute cu elemente auxiliare de amplificare, de formare a impulsurilor, de înlăturare a hazardului.

Dintre aceste etape cea mai dificilă este cea de la punctul 3), pentru că în funcţie de obţinerea corecta a formei minime, se asigură funcţionarea corectă a circuitului şi economia de resurse.